Sistem za akviziciju podataka za detekciju prolaznog signala optičkog zračenja
U skladu sa karakteristikama jake pozadine i slabe mete u detekciji prolaznog optičkog zračenja, ovaj rad dizajnira šemu akvizicije podataka sa FPGA kao jezgrom upravljanja i obrade. Šema usvaja pozadinske i signalne duple filterske kanale, dvostepeno programski kontrolisano pojačanje, što efektivno garantuje kvalitet akvizicije signala; u isto vrijeme, usvaja memoriju konverzije frekvencije za ciljne signale, što uvelike smanjuje zahtjeve za skladištenjem i prijenosom podataka i osigurava konzistentniji proces akvizicije. tačnost merenja.
1 Sastav sistema i princip rada
Sistem za prikupljanje podataka može se grubo podijeliti na tri dijela: modul za prethodnu obradu, modul za pohranu uzoraka i FPGA kontrolni modul. Modul za prethodnu obradu uključuje uređaje za fotoelektričnu konverziju, aktivne filterske grupe i programski kontrolirana kola pojačala. Blok dijagram cijelog sistema prikazan je na slici 1. Kolo fotoelektrične konverzije pretvara optički signal koji ulazi u sistem u strujni signal preko detektora, a zatim ga pretvara u naponski signal preko transimpedansnog operacionog pojačala. Sistem dizajnira dva kanala filtriranja: pozadina usvaja niskopropusno filtriranje, a signal usvaja visokopropusno filtriranje. U početnom stanju, analogni prekidač podrazumevano bira pozadinski kanal, a programabilno pojačalo je postavljeno na pozadinski režim. Nakon što A/D uzorkuje pozadinski signal, on se šalje na FPGA za poređenje praga. Kada se detektuje situacija veća od praga, FPGA prebacuje kanal analognog prekidača, bira se kanal visokopropusnog filtera, a režim rada programski kontrolisanog pojačala se bira kao režim signala. Prema karakteristikama signala koji je strm na početku i spor na kraju, FPGA ostvaruje prikupljanje i skladištenje podataka gusto, a zatim rijetko kroz koordiniranu kontrolu A/D i FIFO.
2. Hardversko projektovanje sistema za prikupljanje podataka
2.1 Krug za prethodnu obradu prednjeg stupnja
U krugu fotoelektrične detekcije, fotodetektor je direktno povezan sa kvalitetom performansi sistema. Kako bi se smanjio utjecaj inducirane struje uzrokovane elektromagnetnim zračenjem okoline, uređaj je pogodan za keramičko pakovanje. Osim toga, fotoosjetljiva površina detektora ne bi trebala biti prevelika, inače će se povećati parametri kao što su tamna struja, kapacitivnost spoja i vrijeme porasta, što će utjecati na efekat detekcije. U dizajnu je korišćena S2387 silikonska fotodioda Japanske kompanije Hamamatsu. Detektor ima karakteristike visoke osjetljivosti, brzog vremenskog odziva i velikog dinamičkog raspona. Dizajn kola usvaja nulti režim prednapona, nema tamne struje, šum diode je uglavnom termalni šum koji generiše šant otpornik, i ima najbolju preciznost i linearnost. Visoko i niskopropusni filter usvaja aktivni filter, koji ima veliku brzinu odziva, dobar efekat filtriranja harmonika i može dinamički kompenzirati reaktivnu snagu. Programski kontrolisano pojačalo se sastoji od integrisanog operacionog pojačala i analognog prekidača. Analognim prekidačem upravlja FPGA, a različiti otpornici su povezani na ulazni terminal operacionog pojačala za podešavanje pojačanja.
2.2 Krug za skladištenje uzoraka
Budući da je dinamički raspon ciljnog signala vrlo velik (oko 80 dB), potrebno je odabrati ADC sa širokim dinamičkim rasponom za realizaciju akvizicije signala. Usvajanje 14b ADC-a za uzorkovanje signala sa dinamičkim opsegom čija amplituda varira do 4 reda veličine može zadovoljiti zahtjeve visoke osjetljivosti detekcije koju zahtijeva sistem. Međutim, budući da svi uređaji za A/D konverziju imaju greške u preciznosti, korištenje visoko preciznih komponenti A/D konverzije kao komponenti za A/D konverziju niske preciznosti može smanjiti greške u preciznosti. Ovaj dizajn koristi 16 bAD976A kompanije ADI. AD976A niska potrošnja energije 16 b sukcesivnog A/D konvertora, brzina konverzije je 200 KSPS, može izabrati interno ili eksterno referentno napajanje od 2,5 V. AD976 dozvoljava da 16 b istovremeno izlazi paralelno, a može da izlazi u obliku dva 8 b. Kako bi se uštedjeli pinovi u dizajnu, usvojeni su dvostruki 8 b izlazi.
Kako bi se osigurao tačan prijenos podataka između različitih domena takta, keš podataka koristi asinhroni FIFO. Asinhroni FIFO ima karakteristike velike brzine i dobre pouzdanosti i može izbjeći pogrešno uzorkovanje podataka zbog faznih razlika između različitih taktova. IDT7204 usvojen u dizajnu je 4 096 × 9 b CMOS memorijski keš čip sa dva porta u IDT72XX seriji. Interni pokazivači čitanja i pisanja se čitaju i pišu na osnovu principa prvi-ušao-prvi izašao, a sat pisanja W i sat čitanja R su obezbeđeni eksterno; puna zastavica () i prazna zastavica () kontrolišu prelivanje podataka i prazno čitanje i upisuju kada je simulaciona memorija puna. Može lako proširiti bilo koju dubinu reči i dužinu reči.
